AMD公布Zen4、Zen5霄龙新品！5nm、4nm、3nm一起上

　　公布Zen CPU架构路线图的同时，AMD还展示了EPYC霄龙数据中心的路线图，基本上和架构同步推进，产品也是越来越丰富。

　　Zen1、Zen2时代，霄龙7001系列、霄龙7002系列都只有一条产品线，通用于各种场景。

　　Zen3时代，霄龙7003系列除了通用的Milan，还增加了Milan-X，堆叠加入3D V-Cache缓存，针对计算和数据库优化。

　　Zen4时代，霄龙7004系列将有四个不同方向：

　　“Genoa”(热那亚)：通用，台积电5nm，SP5新接口，最多96核心192线程，12通道DDR5内存，PCIe 5.0总线，支持CXL高速总线，2022年第四季度发布。

　　“Genoa-X”：类似Milan-X，也是叠加3D V-Cache缓存，加上三级缓存合计最大容量1+GB，2023年发布。

　　“Bergamo”(贝尔加莫)：面向云存储和计算领域，密度比现在增加一倍。可能使用台积电4nm，SP5接口，最多128核心256线程，也有12通道DDR5、PCIe 5.0、CLX，2023年上半年发布。

　　“Siena”(锡耶纳)：首次公布，面向智能边缘计算和通信基础设施，成本更低。Zen4c架构，最多64核心128线程，特别优化能效比。2023年发布。

　　Zen5时代，霄龙7005系列，目前只公布了一款通用型的产品“Turin”(都灵)，预计采用台积电4nm工艺。

　　从路线图上看，Zen5类似于Zen4，也会有Zen5、Zen5 V-Cache、Zen5c三种架构变种，还有3nm工艺，预计产品线至少会和Zen4时代类似，只会多不会少。

　　按照AMD的说法，Zen4相比于Zen3预计会带来8-10% IPC提升、超过15%单核性能提升、超过35%多核性能提升、超过25%能效提升、25%每核心内存带宽提升，并加入AI、AVX-512指令集。

　　Zen5架构会全新设计，包括增强性能和能效、重新梳理前端和发射、集成AI和ML优化。